PAT-NO:

JP02000003804A

DOCUMENT-IDENTIFIER:

JP 2000003804 A

TITLE:

SURFACE MOUNT CHIP AND MANUFACTURE THEREOF

PUBN-DATE:

January 7, 2000

INVENTOR - INFORMATION:

NAME

COUNTRY

SAKAI, YUTAKA

N/A

ASSIGNEE-INFORMATION:

NAME TDK CORP COUNTRY

N/A

APPL-NO:

JP10183307

APPL-DATE:

June 15, 1998

INT-CL (IPC): H01C007/10

#### ABSTRACT:

PROBLEM TO BE SOLVED: To improve characteristics such as insulation resistance as a chip part in which there is no corrosion layer by a plating solution, and to obtain high reliability, by forming terminal electrodes to both end faces of a ceramic sintered body having an internal electrode, shaving off a surface layer in specific thickness from the ceramic sintered body, and preparing a part body.

SOLUTION: A part body 1 is formed of a varistor sintered body, and internal electrodes 11 are laminated and formed alternately with varistor layers 10. Protective layers 12, 13 are formed as outermost layers, and each terminal electrode 2, 3 is shaped onto both end faces of the part body 1. Baking electrode layers 20, 30 electrically conducted with the alternate internal electrodes 11 in each terminal electrode 2, 3. In a chip varistor, to which the terminal electrodes 2, 3 are mounted, surface-layer thickness of 0.05-2.0 μ m is shaven off from the varistor sintered body by polishing treatment, and the part body 1 is formed. In the polishing treatment, the surface layer section of the varistor sintered body corroded by the plating solution of electroplating is removed completely. Accordingly, characteristics such as insulation resistance is improved.

COPYRIGHT: (C) 2000, JPO

5/12/06, EAST Version: 2.0.3.0

#### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出顧公開番号 特開2000-3804 (P2000-3804A)

(43)公開日 平成12年1月7日(2000.1.7)

(51) Int.CL'

H01C 7/10

識別記号

FI H01C 7/10 テーマコート\*(参考)

)

5E034

審査請求 未請求 請求項の数5 FD (全 5 頁)

(21)出願番号

特顧平10-183307

(22)出顧日

平成10年6月15日(1998.6.15)

(71)出職人 000003067

ティーディーケイ株式会社

東京都中央区日本橋1丁目13番1号

(72)発明者 酒井 豊

東京都中央区日本橋一丁目13番1号 ティ

ーディーケイ株式会社内

(74)代理人 100077702

弁理士 竹下 和夫

Fターム(参考) 5E034 CB01 CC07 DA02 DA07 DC01


DE11

## (54) 【発明の名称】 表面実装型チップ部品及びその製造方法

### (57)【要約】

【課題】 電気メッキのメッキ液による浸食層をなく し、絶縁抵抗等の特性を保ちしかも信頼性の高い表面実 装型チップ部品を構成すると共に、そのチップ部品を容 易に低コストで歩留よく製造する。

【解決手段】 端子電極2,3をセラミック焼結体の両端面に形成した後、研磨用材と共に研磨容器に入れて研磨処理を施し、そのセラミック焼結体から0.05~2.0μmの表層厚みを削り取って部品本体1を形成する。



#### 【特許請求の範囲】

【請求項1】 内部電極を有するセラミック焼結体を部品本体とし、そのセラミック焼結体の両端面に端子電極を形成してなる表面実装型チップ部品において、端子電極が形成されたセラミック焼結体から0.05~2.0 μmの表層厚みを削り取って部品本体としたことを特徴とする表面実装型チップ部品。

【請求項2】 内部電極と電気的に接続する銀を主成分とした焼付け電極層と、その焼付け電極層の半田喰われを防ぐ第1のメッキ被膜と、半田付け性を高める第2の 10メッキ被膜とでなる端子電極を設けたことを特徴とする請求項1に記載の表面実装型チップ部品。

【請求項3】 内部電極を有するセラミック焼結体を部品本体とし、そのセラミック焼結体の両端面に端子電極を形成する表面実装型チップ部品の製造方法において、端子電極をセラミック焼結体の両端面に形成した後、研磨用材と共に研磨容器に入れて研磨処理を施し、そのセラミック焼結体から0.05~2.0μmの表層厚みを削り取って部品本体を形成するようにしたことを特徴とする表面実装型チップ部品の製造方法。

【請求項4】 超音波洗浄器で研磨処理を施すようにしたことを特徴とする請求項3に記載の表面実装型チップ部品の製造方法。

【請求項5】 遠心バレルボットで研磨処理を施すよう にしたことを特徴とする請求項3に記載の表面実装型チップ部品の製造方法。

### 【発明の詳細な説明】

### [0001]

【発明の属する技術分野】本発明は、端子電極を電極バターンのランド部に半田付け固定することにより回路基 30板の板面に装着される表面実装型のチップ部品及びその製造方法に関するものである。

### [0002]

【従来の技術】一般に、表面実装型のチップ部品は内部電極を有する立方形のセラミック焼結体を部品本体とし、そのセラミック焼結体の両端面には端子電極を設けることにより構成されている。また、このチップ部品ではセラミック焼結体の両端面に塗布する銀(Ag)の導電ペーストを焼付け処理し、内部電極と電気的に接続する焼付け電極層を形成してから、その焼付け電極層の半40田喰われを防ぐ耐熱性の良好なニッケル(Ni)のメッキ被膜を電気メッキし、更に、半田付け性の良好な錫(Sn)または錫一鉛(Pb)のメッキ被膜を電気メッキすることにより端子電極が形成されている。

【0003】このメッキ被膜を電気メッキするのに要するメッキ液が強酸性のものであるところから、セラミック焼結体でなる部品本体の表面が浸食されて絶縁抵抗等の特性を劣化する事態が生ずる。

【0004】その部品本体の表面浸食を防止するため、 結体でなる部品本体、10は部品本体1を形成するバリ 電気メッキを施す前に、ガラスまたはエポキシ樹脂を部 50 スタ層、11はバリスタ層10と交互に積層形成された

2 品本体の表面にコーテイング処理することが提案されて いる (特開平5-129204号).

【0005】然し、そのガラスまたはエポキシ樹脂を部 品本体の表面に施すコーテイング処理では処理工程が煩 雑になり、また、塗布部分の制御が難しくて部品本体の 表面浸食を確実に防止できないため、信頼性の高いチッ プ部品として製造できないばかりでなく、歩留の低下で コストアップを招く。

### [0006]

【発明が解決しようとする課題】本発明は、メッキ液による浸食層をなくし、絶縁抵抗等の特性を保ちしかも信頼性の高い表面実装型チップ部品を提供すると共に、そのチップ部品を容易に低コストで製造できて歩留も向上可能な表面実装型チップ部品の製造方法を提供することを目的とする。

#### [0007]

【課題を解決するための手段】本発明の請求項1に係る表面実装型チップ部品においては、内部電極を有するセラミック燒結体を部品本体とし、そのセラミック燒結体20 の両端面に端子電極を形成するもので、端子電極が形成されたセラミック焼結体から0.05~2.0 μmの表層厚みを削り取って部品本体とすることにより構成されている。

【0008】本発明の請求項2に係る表面実装型チップ 部品においては、内部電極と電気的に接続する銀を主成 分とした焼付け電極層と、その焼付け電極層の半田喰わ れを防ぐ第1のメッキ被膜と、半田付け性を高める第2 のメッキ被膜とでなる端子電極を設けることにより構成 されている。

) 【0009】本発明の請求項3に係る表面実装型チップ 部品の製造方法においては、端子電極をセラミック焼結 体の両端面に形成した後、研磨用材と共に研磨容器に入 れて研磨処理を施し、そのセラミック焼結体から0.0 5~2.0 μmの表層厚みを削り取って部品本体を形成 するようにされている。

【0010】本発明の請求項4に係る表面実装型チップ 部品の製造方法においては、超音波洗浄器で研磨処理を 施すようにされている。

【0011】本発明の請求項5に係る表面実装型チップ 部品の製造方法においては、遠心バラルボットで研磨処 理を施すようにされている。

#### [0012]

【発明の実施の形態】以下、添付図面を参照して説明すると、図示実施の形態は表面実装型の積層チップバリスタを示すものであり、図1並びに2は構造的に簡略化させてバリスタ層、内部電極の層数を変えることにより基本的に共通する構造の積層チップバリスタを示す。図中、共通の構成部分は同じ符号で示し、1はバリスタ焼結体でなる部品本体、10は部品本体1を形成するバリスタ層、11はバリスタ層10と交互に積層形成された

内部電極、12,13はバリスタ層10と同材質で形成された最外層の保護層、2,3は部品本体1の両端面に 形成された各端子電極を示す。

【0013】その積層チップバリスタを製造する一例とし、まず、酸化亜鉛(ZnO):98.17wt%を主成分とし、酸化コバルト(CoO):1.2wt%,酸化プラセオジウム(Pr6O11):0.5wt%,炭酸カルシュウム(CaCo3):0.1wt%,酸化ケイ素(SiO):0.03wt%の割合になるよう夫々を混合させてバリスタ層10の出発原料を得る。この粉体10には有機バインダ,有機溶剤,有機可塑剤を加え、ボールミルで20時間程度混合,粉砕を行ってスラリーを作製する。

【0014】そのスラリーは、ドクターブレード法によりポリエチレンテレフタレート(PET)のベースフイルム上に30μm厚み程度に成膜することによりグリーンシートとして作製する。このグリーンシートはベースフイルムから剥離した後、所定の面積形状に裁断することにより部品複数個取りに相応するグリーンシートとして得る。

【0015】 部品複数個取り用のグリーンシートには、内部電極11を形成するパラジウムペースト (Pd)をスクリーン印刷で所定のパターンに印刷する。それを乾燥処理した後、グリーンシートとパラジウム印刷層とが交互になるよう積層させて部品本体用のセラミックグリーン積層体を製造する。また、パラジウムを印刷しないで、複数枚のグリーンシートを積層させて保護層用のセラミックグリーン積層体を製造する。

【0016】その部品本体用のセラミックグリーン積層体は、保護層用のセラミックグリーン積層体を外層側に 30重ねて加熱,圧着した後に部品単位のグリーンチップとして切断する。このグリーンチップは、350℃,2時間程度の加熱処理で脱バインダーを行い、更に、1250℃,2時間程度の焼成処理で部品本体1となるバリスタ焼結体を得ることができる。

【0017】次に、バリスタ焼結体の両端部には端子電極2,3を形成する。この端子電極2,3は、まず、銀、銅を主体とする薄電ペーストをバリスタ焼結体の両端部に塗布し、それを800℃程度で焼付け処理することにより互い違い交互別の内部電極11と電気的に導通40する焼付け電極層20,30を形成する。

【0018】その焼付け電極層20、30には、半田喰

4

われを防ぐ耐熱性の良好なニッケルのメッキ被膜21. 31を1. Oμm厚み程度に電気メッキで成膜し、更 に、半田付け性の良好な錫または錫一鉛のメッキ被膜2 2,32を3.0µm厚み程度に電気メッキで成膜する ことから端子電極2,3として形成でき、また、各端子 電極2,3を設けたチップバリスタとして製造できる。 【0019】その端子電極2、3を設けたチップバリス タは研磨用材と共に研磨容器に入れて研磨処理を更に施 し、バリスタ焼結体からO.05~2.0µmの表層厚 みを削り取って部品本体1を最終的に形成する。この研 磨処理は、電気メッキのメッキ液で浸食されたバリスタ 焼結体の表層部分を削り取るために施す。その浸食層 は、表層部分から0.05~2.0μmの厚みを削り取 れば完全に除去することができる。また、研磨処理は研 磨用材として15~0.1 m程度のアルミナ化合物粉 や炭化ケイ素化合物粉等の研磨剤と水等の溶液を入れた 超音波洗浄器を適用することにより行える。

【0020】このようにしてチップバリスタを製造すると、メッキ液による浸食層を完全に除去できることから、絶縁抵抗等の特性を良好なものに保てしかも信頼性の高いものに構成することができる。また、チップバリスタとして通常通り製造してから最終的に研磨処理を施せばよいため、工程的にも煩雑なものにならず、その研磨厚みも研磨時間を調整することにより確実に制御でき、更には超音波洗浄器を適用することから容易に行えて低コストに歩留の向上を図ることができる。

【0021】その有効性を確認するべく、通常通り製造したチップバリスタに対して超音波洗浄器で研磨時間を調整することにより、各表層厚みを $0.05\mu m$ ,  $0.5\mu m$ ,  $1.0\mu m$ ,  $2.0\mu m$ 及び $3.0\mu m$ で削り取った試料を20個づつ作製し、未処理のチップバリスタと共に、プレッシャークッカーテストでバリスタ電圧の変化率を測定した。そのバリスタ電圧初期値は、 $25.98\sim28.12$  V程度である。

【0022】プレッシャークッカーテストは温度:13 0℃、相対温度:85%RH、圧力:2.0×10<sup>5</sup> P aの条件で行い、試験後室温中で1mAの電流を流した ときのバリスタ電圧の変化率で評価した。この結果は、 表1で示す通りであった。

00231

【表1】

5

就。 料	削りしろ (µm)	パリスタ電圧変化率(%)		
		初期值	80hr	100hr
未处理品	0	0	0.25	0.99
処理品1	0.05	0	0.05	0.06
処理品2	0.50	0	0.03	0.05
処理品3	1.00	0	0.04	0.03
処理品4	2.00	0	0.01	0.01
処理品5	3.00	0	0.01	0.01

【0024】この表1で判るように、未処理品はプレッ シャークッカーテストの時間経過と共に、バリスタ電圧 の著しい変化が見られた。それに対し、処理品1~5は バリスタ電圧の変化が見られたが、未処理品に比べて7 ~9.9倍も変化率が小さいものであった。但し、処理 品5は表層部分を3.0μm研磨したものであるが、こ れは表層部分の削り過ぎによって半田付け性に問題を生 ずるところから好ましくない。これにより、表層部分を 削り取る範囲はO.05~2.0µmが好ましいことが 確認できた。

【0025】また、積層チップコンデンサを通常通り製 造し、表層部分を0.05 mm厚み削り取った試料を3\* \* 0個作製し、未処理の積層チップコンデンサと共に耐湿 負荷試験を行った。この研磨処理は、研磨用材として 5~0.2mm径のセラミックボールやガラスボー ル等の研磨粒、15~0.1µm程度のアルミナ化合物 粉や炭化ケイ素化合物粉等の研磨剤、水等の溶液を入れ た遠心バレルポットで行った。耐湿負荷試験は温度85 で、相対湿度85%、連続印加電圧100Vで行い、測 定電圧50Vで、 $1R(\Omega)$  は表2で示す通りであっ た。

6

[0026] 20

【表2】

武 料	絶録抵抗値 (Ω)			
	初期值	500hr	1.000br	2, 000hr
未処理品	10'*	10*	10*	10*
処理品	10"	10"	10"	1 0 '0

【0027】この耐湿負荷試験でも判るように、未処理 rでも殆ど変化が見られなかった。

【0028】更に、積層チップNTCサーミスタについ ても表層部分を0.05µm厚み削り取った試料を20 個作製し、未処理の積層チップコンデンサと共に耐湿負 荷試験を行った。この研磨処理は、上述した超音波洗浄※

※器を適用することにより行った。耐湿負荷試験は、温度 品は500Hrで1桁劣化したが、処理品は2000H 30 85℃、相対湿度85%、連続印加電力10mWで行 い、測定電流100µA@25℃で、その結果は表3で 示す通りであった。

[0029]

【表3】

試 料	絶縁抵抗変化率 (%)			
	初期值	500hr	1,000hr	2, 000hr
未処理品	0	0.08	0.25	0.99
処理品	0	0.04	0.05	0.06

【0030】この表3からも判るように、未処理品は抵 抗値が耐湿負荷試験後1000Hrで5倍も変化した。 [0031]

【発明の効果】以上の如く、本発明の請求項1に係る表 面実装型チップ部品に依れば、端子電極が形成されたセ ラミック焼結体から0.05~2.0μmの表層厚みを 削り取って部品本体とすることにより、電気メッキのメ ッキ液による浸食層のないチップ部品として絶縁抵抗等 の特性を良好なものに保てしかも信頼性の高いものに構★50

★成することができる。

【0032】本発明の請求項2に係る表面実装型チップ 部品に依れば、内部電極と電気的に接続する銀を主成分 とした焼付け電極層と、その焼付け電極層の半田喰われ を防ぐ第1のメッキ被膜と、半田付け性を高める第2の メッキ被膜とでなる端子電極を設けることから、焼付け 電極層の半田喰われが発生せず、半田付け性が良好なこ とは勿論、均一厚みの端子電極として特性に優れたもの に構成できる。

【0033】本発明の請求項3に係る表面実装型チップ部品の製造方法に依れば、端子電極をセラミック焼結体での両端面に形成した後、研磨用材と共に研磨容器に入れて研磨処理を施し、そのセラミック焼結体から0.05~2.0μmの表層厚みを削り取って部品本体を形成することにより、電気メッキのメッキ液による浸食層を完全に除去でき、また、チップ部品を通常通り製造してから最終的に研磨処理を施せばよいから工程的にも煩雑なものにならず、その研磨厚みも研磨時間を調整することにより確実に制御できるため、絶縁抵抗等の特性を良好10なものに保てしかも信頼性の高いチップ部品を歩留よく低コストに製造することができる。

【0034】本発明の請求項4に係る表面実装型チップ 部品の製造方法に依れば、超音波洗浄器で研磨処理を施 すことにより、研磨厚みを研磨時間の調整で確実に制御 できるため、電気メッキのメッキ液による浸食層を完全 に除去することができる。

【0035】本発明の請求項5に係る表面実装型チップ部品の製造方法に依れば、遠心バラルボットで研磨処理を施すことにより、超音波洗浄器を適用するのと同等に、研磨厚みを確実に制御できて電気メッキのメッキ液による浸食層を完全に除去することができる。

8

#### 【図面の簡単な説明】


【図1】本発明の一実施の形態に係る表面実装型の積層 チップバリスタを示す説明図である。

10 【図2】同積層チップバリスタを異なる積層数のもので示す説明図である。

#### 【符号の説明】

1	部品本体
10	バリスタ層
1 1	内部電極
2, 3	端子電極

【図2】



【図1】

